ECB-FDC

von A.ZIPPEL/D.OBERLE

Floppydiskcontrollerkarte, ECB-Bus kompatibel, gemischter Betrieb (8″ u. 51/4″) mit maximal 3 Laufwerken.

von A. Zippel und D.Oberle

Universität Karlsruhe Rechenzentrum

Hardwarebeschreibung des FDC

Die Karte übernimmt die Steuerung der Laufwerke, die Aufbereitung der Daten und den Transport der Daten zwischen Rechner und Laufwerk.

Das Herz der Karte ist der Kontrollerbaustein WD 1793 der wegen seiner leichten und universellen Handhabung dem NEC 765 vorgezogen wurde. Der Baustein wurde auch dem WD 2793 vorgezogen, da letzterer Schwächen mit dem Datenseperator aufweist. Um einen kompakten Aufbau zu erhalten, wurde der FDC 9229 B als Datenseperator und Supportbaustein verwendet. Er übernimmt die Funk­tio­nen : Datenseperation, Kopfladezeit, Schreib­kom­pen­sa­tion, Takterzeugung und Um­schal­tung zwischen Mini- und Standardlaufwerken. Die Monoflops im 74LS125 dienen zum Simulieren des Readysignales für Laufwerke, die dieses Signal nicht haben. Die angegebenen Werte haben eine Wartezeit bis zum Readysignal von ungefähr 800 ms und eine Laufdauer der Laufwerke von ungefähr 3 Sekunden zur Folge.

Der 16 MHz Oszillator ersetzt den nicht funktionstüchtigen Oszillator des FDC 9229 B.

Die Datenübergabe kann auf zwei Arten erfolgen. Zum Einen können die Daten über NMI’s übertragen werden (Jumper J3 geschlossen) , oder aber die Z80 DMA mit Treibern wird bestückt und übernimmt den Tansfer (Jumper J3 offen !!)

An Jumper J1 kann die Precompensation ab Spur 43 eingestellt werden.

An Jumper J2 kann die Readyerzeugung für jedes Laufwerk getrennt aktiviert werden (schließen des entsprechenden Jumpers).

Die Z80 PIO übernimmt die Selektion der Laufwerke, die Abfrage der Statussignale, die Seitenauswahl und die Interrupterzeugung bei einer Diskoperation (ausgelöst durch INTR des WD 1793). Die PIO muß in der Betriebsart Bit-ein-ausgabe betrieben werden. Folgende Bits sind als Eingänge zu programmieren :

von Port A : 7 und 6
von Port B : 7, 6, 5, 4

die anderen Bits sind als Ausgänge zu programmieren.

Der DMA Baustein und die Addresstreiber sind optional und können bei 4 MHz Z80 Systemen und der Verwendung des NMI’s weggelassen werden. Dann müssen aber in der DMA Fassung die Pin’s 36 und 38 sowie die Pin’s 14 und 15 gebrückt werden. Der Baustein 74LS241 muß auf jeden Fall vorhanden sein. Die Pullup Widerstände auf den Leitungen M1, MREQ, IORQ dürfen im System nur einmal vorhanden sein. Die Programmierung der DMA ist den später folgenden Beispielen zu entnehmen. Zu Beachten ist in 6 MHz Systemen, daß die I/O Zeiten mit 4 Taktzyklen programmiert werden. Außerdem sollten alle Zeiten auf 1/2 Zykluslänge verkürzt programmiert werden, da durch die Dekodierung sonst undefinierte Zustände entstehen können. Wenn die DMA die erste in der Kette (oder die einzige) ist, muß an Jumper J4 B mit C verbunden werden (sonst A mit B).

Die Steuerung der Buszugriffe und die Bausteinauswahl wird durch bipolare 256*4 Prom’s vorgenommen. Das Prom P1 ist für die Bausteinauswahl und die Interruptacknowlegde zuständig. Prom P2 übernimmt die Puffersteuerung und die Selektion der DMA. Durch die Art der Dekodierung taucht die DMA 4 mal